




ARQUITETURA 80386 MULTITAREFA

Prof. André Gustavo Adami


INTRODUÇÃO

Multitarefa é a execução concorrente de tarefas (ou processos)

- Diversas tarefas são executadas ao mesmo tempo

Uma tarefa é uma unidade de trabalho que um processador pode despachar, executar e suspender

- Serviço do sistema operacional, tratamento de uma interrupção/exceção, processo



INTRODUÇÃO

Os processadores 80286 em diante possuem um mecanismo para salvar o estado de uma tarefa (task), despachar tarefas para execução e trocar de tarefas (task switching)

A troca acontece de forma rápida

- 80386 @ 16 MHz (1986) = $17\mu\text{s}$
- 80386 @ 20 MHz (1986) = $14\mu\text{s}$ ($2.9\mu\text{s}$ para interrupções)
- CPU ARM @ 100 Mhz (2008) < $3\mu\text{s}$

ESTRUTURA

Para fornecer multi-tarefa (protegida) de forma eficiente, o 80386 emprega diversas estruturas de dados e registradores

- Task State Segment (TSS)
- Descritor do Task State Segment
- Task Register (TR)
- Descritor do Task Gate

Outros gerenciamentos de tarefas oferecidos

- Interrupções e exceções
- Trocas de LDT e Diretório de Páginas (evitar conflito)

TASK STATE SEGMENT

As informações de uma tarefa são armazenadas em uma área de memória chamada *task state segment* (TSS)

- É criado pelo sistema operacional para cada tarefa em execução concorrente
- Nível de privilégio 0
- TSS é apontada por um descritor especial
- Início da tarefa é armazenado no TR (*Task Register*)
- Possui no mínimo 104 bytes


TASK STATE SEGMENT – TIPOS DE CAMPOS

Dinâmico(mudam a cada troca de tarefa)

- Registradores de propósito geral (EAX, ECX, EDX, EBX, ESP, EBP, ESI, EDI), seletores de segmento (ES, CS, SS, DS, FS, GS) e flags (EFLAGS), ponteiro de instrução (EIP).
- O seletor do TSS da tarefa que estava previamente executando (atualizado se existir um retorno)

Estático (nunca muda)

- O seletor da LDT da tarefa
- O registrador CR3
- Ponteiros para as pilhas dos níveis 0 a 2
- O T-bit (bit de depuração) que causa o processador uma exceção de depuração a cada troca de tarefa
- A base do mapa de I/O




TASK STATE SEGMENT — MAPA DE BITS DE I/O

O que há acima dos 104 bytes?

Mapa de bits de permissão de E/S

- Determina se uma tarefa tem permissão para executar operações de E/S
- O IOPL do EFLAGS determina o nível menos privilegiado que pode executar instruções de E/S
- O mapa tem um máximo de 8192 bytes com um bit para cada uma das 65536 (64K) portas de E/S



TASK STATE SEGMENT — DESCRITOR

Armazenado na GDT


- Gera uma exceção se tentar acessar na LDT

O 386 requer 104 bytes para armazenar o contexto

- O limite de um descritor de TSS nunca deve ser menor que 67H
- Se menor, exceção é gerada

O campo TYPE contém o valor 1001b ou 1011b

- Tarefa em execução 1011b (gera exceção ao executar) — bit **B** (Busy)
- Tarefa não é reentrante




TASK REGISTER

Seletor do descrito do TSS na GDT

Conteúdo pode ser alterado

- Instrução LTR (*Load Task Register*)
 - Utilizada para acessar a primeira tarefa durante a inicialização do sistema
- Instruções JMP e CALL através da porta de chamada de tarefa TYPE = 0101




DESCRITOR DO TASK GATE

Fornece uma maneira indireta e protegida de acessar o TSS

- Residem na GDT, LDT ou IDT (permitindo que interrupções e exceções causem uma mudança de tarefa)
- Podem ter um DPL diferente do descritor do TSS
- SO pode limitar a mudança de tarefa

Chamado por instruções do tipo CALL e JMP

- TYPE = 0101b



MUDANÇA DE TAREFA — TASK SWITCHING

O 80386 muda a execução de uma tarefa para outra conforme os seguintes casos

1. A tarefa atual executa um **JMP** ou **CALL** no qual o seletor refere-se a um descritor de TSS
2. A tarefa atual executa um **JMP** ou **CALL** no qual o seletor refere-se a uma porta de tarefa
3. Ocorre uma interrupção ou exceção, e a entrada da IDT para o vetor é uma porta de tarefa
4. A tarefa atual executa um **IRET**, para retornar à tarefa anterior, quando o bit NT (*Nested Task*) do registrador EFLAGS está em 1

OPERAÇÕES NA TROCA DE TAREFAS

1. Checar se a tarefa atual pode mudar para a tarefa designada (somente durante JMP ou CALL)
 - DPL do descritor do TSS ou da porta de chamada (task gate) deve ser menor ou igual ao máximo de CPL e RPL do seletor da porta
2. Checar se o bit P(resente) está setado e o limite do descritor é válido da nova tarefa
3. Salvar o estado da tarefa atual
 - O processador acha o endereço base da TSS atual na cache do TR e copia os registradores para o TSS atual (EAX, ECX, EDX, EBX, ESP, EBP, ESI, EDI, ES, CS, SS, DS, FS, GS, e EFLAGS)
 - O campo EIP do TSS aponta para a próxima instrução após a que fez mudar a tarefa

OPERAÇÕES NA TROCA DE TAREFAS

4. Estabelecer o elo de ligação com a tarefa atual
 - Mudança causada por JMP ou IRET, a tarefa atual é marcada como não ocupada (bit B = 0); No caso de instrução JMP, o descritor da nova tarefa é identificada como ocupada (bit B = 1)
 - Mudança causada por interrupção ou instrução CALL, a tarefa atual e a nova são marcadas como ocupada (bit B = 1), o bit NT do EFLAGS é colocado em 1, e no campo Back link do TSS da nova tarefa é colocado o seletor da tarefa atual
5. Carregar o TR com o seletor do descritor da TSS nova, marcar o descritor da TSS nova como ocupado, e setar o bit TS (*task switched*) do CR0
 - O seletor é operando de uma instrução LTR ou de uma porta de tarefa
 - O bit TS sinaliza que o contexto do coprocessador pode não corresponder à atual tarefa do 80386
6. Carregar o estado da nova tarefa do respectivo TSS Salvar o estado da tarefa atual e continuar a execução a partir do CS:EIP
 - Os registradores carregados são LDTR, EFLAGS, EIP, EAX, ECX, EDX, EBX, ESP, EBP, ESI, EDI, ES, CS, SS, DS, FS, GS, e CR3)

ESPAÇO DE ENDEREÇOS DA TAREFA

Cada tarefa possui uma LDT conforme o campo LDT no TSS

- Permite isolar o espaço de endereçamento das demais tarefas

Para compartilhar dados, as tarefas devem ter acesso a descritores que apontam para um espaço comum de endereço linear

- As tarefas possuem acesso aos descritores na GDT
- Mesma LDT para diferentes tarefas
- Descritores de LDTs apontam para o mesmo espaço linear

